La tecnologia dei controller NVMe open source può aiutare gli accademici a sviluppare dispositivi di memoria



un giorno fa p Luke James Alla conferenza tecnica annuale USENIX 2020 (USENIX ATC) a luglio, gli ingegneri elettrici del Korea Advanced Institute of Science and Technology (KAIST) hanno annunciato una nuova tecnologia di controller NVMe disponibile gratuitamente chiamata OpenExpress. La tecnologia, dicono, ha il potenziale per aiutare i ricercatori accademici a sviluppare dispositivi di archiviazione più veloci senza consumare i loro budget. Il team KAIST spiega che questa tecnologia offre ai ricercatori un framework hardware open source per sviluppare dispositivi NVMe.
NVMe è ampiamente utilizzato da una gamma di sottosistemi di archiviazione e di memoria non volatile come interfaccia di comunicazione I / O veloce, afferma lo studio. È progettato per dispositivi di archiviazione ad alte prestazioni basati su un'interfaccia PCI-E (periferic component interconnect-express) ed è stato sviluppato per sostituire il protocollo Serial AT Attachment (SATA). SATA è stato sviluppato per elaborare i dati su unità disco rigido (HDD) e non funzionava abbastanza bene con unità a stato solido (SSD).
Con velocità di elaborazione dei dati che raggiungono quasi sei volte più veloci negli SSD rispetto a quando viene utilizzato SATA, NVMe è diventato rapidamente il protocollo di riferimento per l'elaborazione di dati ad altissima velocità e di volume. Viene anche utilizzato in una varietà di dispositivi di archiviazione delle informazioni basati su flash. Le industrie ne fanno uso proteggendo la propria proprietà intellettuale (IP) per i controller NVMe ad alta velocità ed esplorano le sfide dello stack software con le schede di archiviazione NVMe.
Per il mondo accademico, tuttavia, gli IP dei controller NVMe non sono ampiamente disponibili perché, forse comprensibilmente , le aziende tecnologiche sono ansiose di proteggerlo. Questo nonostante la comunità di ricerca abbia buone ragioni per richiedere un framework hardware open source per creare nuovi controller per dispositivi NVMe. E sebbene un numero limitato di aziende fornisca l'accesso, ha un prezzo elevato che può facilmente estendersi a sei cifre al mese.
Per risolvere questo problema, il team di ricerca di KAIST ha sviluppato una tecnologia di controller NVMe che ha ottenuto l'elaborazione parallela dei dati per SSD in una forma hardware automatizzata. Il controller comprende una gamma di IP hardware di base e core IP NVMe chiave. Per dimostrare le sue prestazioni, il team ha costruito un prototipo di controller hardware NVMe utilizzando OpenExpress (OE) e ha progettato tutte le logiche fornite da OE per funzionare ad alta frequenza.
L'FPGA (field-programmable gate array) sviluppato utilizzando l'OE ha dimostrato una maggiore capacità di elaborazione dei dati I / O, supportando una larghezza di banda fino a 7 Gbps. I ricercatori affermano che l'FPGA ha anche mostrato una larghezza di banda maggiore del 76% e un ritardo I / O inferiore del 68% rispetto al nuovo SSD Optane di Intel. Questo, in teoria, lo rende adatto per la ricerca su dispositivi di memoria ad altissima velocità e volume.
Il controller NVMe può essere utilizzato e modificato liberamente per uso non commerciale da tutte le università e gli istituti di ricerca in base all'accordo per l'utente finale open source OE. Ciò lo rende estremamente utile per la ricerca sui dispositivi di memoria di prossima generazione compatibili con i controller NVMe ..

Yorumlar

Yorum Gönder

Bu blogdaki popüler yayınlar

Classici protocolli CAN vs CAN FD: le differenze che contano per i progettisti

Resim
un giorno fa p Antonio Anzaldua Jr. Controller Area Network with Flexible Data Rate (CAN FD) è un protocollo di comunicazione dati che si è evoluto insieme all'elettronica moderna, consentendo ai progettisti di migliorare l'affidabilità della comunicazione nei sistemi di controllo industriale e di automazione. Alla fine degli anni '80, il protocollo CAN classico è stato istituito per aumentare la funzionalità del veicolo. In sostanza, tutto ciò che coinvolge il movimento dei macchinari utilizza un sistema CAN. Tuttavia, con il passare del tempo, la richiesta di sofisticate unità di controllo elettronico (ECU) e caratteristiche di sicurezza come i sistemi avanzati di assistenza alla guida (ADAS) è aumentata in modo esponenziale. Per soddisfare le crescenti richieste, Classical CAN doveva passare a un nuovo protocollo in grado di resistere al pesante traffico di dati che inevitabilmente si stava avvicinando. Con la crescente velocità di trasferimento e ricezione simulta
Devamı

Che cos'è DrMOS, l'IC che alimenta i processori di nuova generazione?

Resim
7 ore fa p Adrian Gibbons\n\nAll'inizio di questo mese, Alpha e Omega Semiconductor (AOS) hanno annunciato la loro ultima generazione di dispositivi dello stadio di potenza DrMOS, AOZ531xQI, destinati a periferiche per PC ad alte prestazioni, comprese unità di processori grafici (GPU), memoria e schede madri per laptop.\n\nAOS afferma che questi nuovi dispositivi DrMOS presentano fino a 65 A di corrente continua con un assorbimento di corrente di picco di 120 A per 10 µs e 80 A per 10 ms su impulso.\n\nQuando Intel ha scritto la specifica DrMOS 1. \u003cbr\u003e 0 nel 2004, era con l'intento di definire un pacchetto di componenti facilmente adottabile, che soddisfaceva la necessità di densità di potenza più elevate con minori perdite. Dalla revisione originale, DrMOS è passato da un requisito di meno di 25 ampere a un requisito di più di 50 amp e da 64 mm2 a soli 25 mm2.\n\nDrMOS, pronunciato \"D-R-MOS\", secondo Infineon Technologies, è essenzialmente un modulo regol
Devamı

Il modello Elmore Delay nel design VLSI

Resim
5 ore fa p Tosin Jemilehin Nell'ultimo articolo, abbiamo discusso il dimensionamento dei transistor nella progettazione VLSI utilizzando il modello di ritardo RC lineare. Abbiamo concluso quell'articolo sottolineando gli accademici che sostengono che questo modello non è il più accurato. Un modello più accurato è il modello di ritardo Elmore, di cui parleremo qui. Il modello di analisi del ritardo di Elmore stima il ritardo da una sorgente (radice) a uno dei nodi foglia come la somma della resistenza nel percorso verso l'i nodo moltiplicata per la capacità presente all'estremità del ramo. Fornisce un'analisi del ritardo semplicistica che evita l'integrazione numerica / equazioni differenziali dispendiose in termini di tempo di una rete RC. Generalmente, la maggior parte dei circuiti può essere rappresentata come un circuito RC senza loop. Come abbiamo già affermato, il ritardo Elmore stima il ritardo da una sorgente (radice) a uno dei nodi foglia come somma
Devamı